TSMCのシリコンロードマップの縮小は、Appleデバイスにとって大きな意味を持つ可能性がある

台湾セミコンダクター・マニュファクチャリング・カンパニー（TSMC）は、2024年北米テクノロジーシンポジウムを開催し、参加者と投資家に将来のテクノロジーロードマップについて説明しました。

当然ながら、こう思うかもしれません。「でも、Apple製品のユーザーである私とどう関係があるの？」と。TSMCはチップ製造会社であり、おそらく世界で最も先進的な会社です。iPhoneやiPadのAシリーズ、MacのMシリーズなど、Appleの主要チップのほぼ全てにおいて、TSMCはAppleのパートナーです。そしてAppleは、例えば5nmや3nmの技術を最初に利用できる顧客になるために、TSMCの新しい製造プロセスをいち早く導入することが多く、プレミアム料金を支払っています。

以下は TSMC ロードマップの概要と、それが将来の Apple シリコン、ひいては将来の iPhone、iPad、Mac などにどのような影響を与えるかについてです。

ナノメートルとは何ですか?

TSMCの将来の技術について語る前に、ここで「ナノメートル」とは何かを簡単におさらいしておきましょう。厳密に言うと、 1メートルの10億分の1です。人間の髪の毛の太さは50,000～100,000ナノメートルです。ほとんどの細菌の太さは1,000～10,000ナノメートルです。

シリコンプロセス技術において、「ナノメートル」という単位は、チップの一部の要素の大きさを表します。企業によって測定対象は異なり、かつては電界効果トランジスタ（FET）のソースとドレイン間の長さが測定されていましたが、現在では企業によって測定対象が異なります。

A17プロ — A17 Pro チップは Apple 初の 3nm プロセッサであり、その後に M3 が続きました。

りんご

言い換えれば、5nmとはチップの特定の部分がわずか5ナノメートルの大きさであることを意味しますが、TSMCの5nmはIntelの5nmやSamsungの5nmなどとは異なります。ナノメートル数が小さいほど、同じスペースにより多くのチップロジックやキャッシュなどを収容できるため、より高性能なチップ、より低い消費電力、より小型のデバイスに収まる小型チップなどが可能になります。

Apple Mapsで都市を見るのと少し似ています。ズームアウトするとすべてが小さくなり、同じ画面サイズに多くの建物、道路、土地が表示されます。つまり、より微細なナノメートルプロセスへの移行は、同じスペースにより多くの「都市」を表示するようなものです。

マイクロプロセッサには、トランジスタの絶縁方法、使用される材料など、他にも多くの重要な側面がありますが、「ナノメートル」という単位は、主要な製造世代を区別する方法として定着しています。

3nmの進捗

AppleはTSMCの初期の3nmプロセス（N3）を初めて採用しました。同社は現在、N3Eプロセスでそれを改良しており、Appleは今秋の最先端製品（A18とM4）にこのプロセスを採用すると考えています。N3Eは大きな変化に見えるかもしれませんが、チップの価格をより手頃なものにすることが主な目的です。密度と性能には若干の違いがありますが、世代交代というほどの大きな変化ではありません。

TSMC

2nmは来年登場

次の大きな変化は2nmプロセスへの移行で、これは2025年に実現すると予想されています。Appleが再び最初の（そしておそらく唯一の）主要顧客になると予想されているため、2025年後半に出荷されるA19やその他のチップ（もしかしたらM5？）がこのプロセスを採用する可能性があります。すべては、TSMCが製造や歩留まりなどの問題点を、このプロセスで数千万個のチップを生産できるまでに解決できるかどうかにかかっています。

N2プロセスは、N3Eプロセスと比較して、（同じ複雑さと周波数のチップの場合）消費電力を25～30%削減するか、同じ消費電力で性能を10～15%向上させると予想されています。チップ密度（単一の領域にどれだけの機能が収まるか）は15%向上すると予想されています。

この世代のチップにおける興味深い変化は、単に小型化、高密度化、高速化が進んだことに加え、TSMCが「NanoFlex」と呼ぶ機能です。これにより、チップ設計者は異なるチップライブラリのセルを同一ウェーハ上で使用できるようになります。通常、チップ設計者はチップの最も重要なニーズに応じて、「低消費電力」、「高密度」、「高性能」のいずれかのライブラリからすべてのブロックを使用する必要があります。設計において異なるライブラリから異なる部品を使用できることで、チップはニーズに合わせてさまざまな領域を微調整できるようになります。

たとえば、Apple は、ビデオとオーディオのエンコーダーとデコーダーの部分をチップ上でできるだけ小さくすることが最も重要であると判断し、高密度設計ライブラリを使用してチップのその部分をレイアウトし、低電力 CPU コアにはエネルギー効率の高いライブラリを使用し、パフォーマンス CPU コアには高性能ライブラリを使用するといったことが考えられます。

Appleが製造するチップの場合、制約要因となるのは電力と発熱です。そのため、N2プロセスで製造されるチップは、前年のチップと比較して、コア、キャッシュ、より大規模で複雑なビデオエンコーダなど、搭載されている「機能」が15～20%程度増加し、クロック速度とパフォーマンスが若干向上すると予想されます。しかし、様々なチップライブラリのツールを用いてチップの特定の部分を最適化できるため、「ピーク」パフォーマンスの向上やアイドル時の消費電力の低減といった大きなメリットが得られる可能性があります。

N2がリリースされた翌年、TSMCは同プロセスの2つの強化版をリリースする予定です。最高性能に重点を置いたN2Pと、低電圧・低消費電力に重点を置いたN2Xです。Appleが2026年に発売されるチップにどちらかを採用するかどうかは不明です。

A16 — 今はオングストロームをやっているのですか?

2nm（N2）以降の大きな変化は、TSMCがA16と呼ぶプロセスです（A16 Bionicとは無関係です）。これは1.6ナノメートルプロセスですが、チップの微細化が進むにつれて、「ナノメートル」という単位は「オングストローム」へと移行しつつあります。オングストロームは1メートルの10億分の1、つまりナノメートルの10分の1の小ささです。

このチップは2026年後半まで登場しませんが、Appleがその年に採用するには遅すぎることはほぼ確実です。AppleがA16プロセスで製造したチップを目にするのは、おそらく2027年になるでしょう。

TSMC は、今後の N2P プロセスと比較した初期の見積もりをいくつか発表しました。それによると、A16 は同じ電圧と複雑さでパフォーマンスが 8 ～ 10 パーセント向上し、同じ周波数とトランジスタ数で電力が 15 ～ 20 パーセント削減されると予想されています。

A16世代の大きなイノベーションは、TSMCが「スーパーパワーレール」と呼ぶ裏面電源供給です。これはシリコンウェハの裏面に電力供給ネットワークを敷設し、小さなトンネルを通してトランジスタに接続します。これにより、チップ表面の信号線やクロック配線を迂回して電力を供給する必要がなくなるため、密度と信頼性が向上します。他のチップメーカーも同様の技術（IntelのPowerViaなどが思い浮かびます）を追求していますが、基本的には同じアイデアに対する異なるアプローチです。